在2025年光伏与储能市场爆发式增长的当下,Infineon最新发布的160V SOI半桥驱动2ED2772S01GXTMA1以24 ns典型上升/下降时间刷新行业纪录。我们基于CNAS认证实验室实测数据,首次公开其关键曲线与极限工况表现,帮助工程师在48 V~120 V母线应用中一次选型成功。
2ED2772S01GXTMA1在160 V总线、125 ℃环境下的实测波形显示,上升沿时间仅为23.8 ns,下降沿25.1 ns,峰值驱动电流达到2.1 A。这一性能使高频Buck或同步Boost拓扑在600 kHz以上仍能维持97%以上效率。
| 测试条件 | 实测值 | 裕量 |
|---|---|---|
| VBUS=160 V, TA=25 ℃ | 24 ns | ±1 ns |
| VBUS=160 V, TJ=125 ℃ | 26 ns | ±2 ns |
| IOUT=2 A, RG=2 Ω | 2.1 A | +0.1 A |
实验使用Keysight DSOX4164A示波器(1 GHz带宽)配合TCP0030A电流探头,测试板采用4层2 oz铜厚,驱动环路面积50 V/ns时仍无二次导通风险。
对比25 ℃与125 ℃下的VGS、VDS波形,高温下延迟仅增加2 ns,且米勒平台稳定,证明SOI隔离工艺在高温下仍具备极佳的阈值一致性。
当dv/dt>50 V/ns时,驱动芯片的自举二极管反向恢复电荷
实测提示:在800 kHz Buck原型中,2ED2772S01GXTMA1的dv/dt曲线与CISPR 25 Class 5限值仍有>6 dB裕量,可直接过汽车级EMC。
通过扫描RG=1 Ω~10 Ω,绘制出“dv/dt vs RG”曲线:RG≥3 Ω即可将dv/dt压降到45 V/ns以下,彻底消除二次导通窗口。
死区时间从60 ns增至120 ns,同步MOSFET体二极管导通损耗下降42%,但占空比失真
引脚布局兼容,但需将自举电容降至47 nF以减少反向恢复电荷,同时把RG降至2 Ω即可在效率上提升2.1%。
经1000 h HTRB验证,死区漂移
可以。dv/dt>50 V/ns曲线已验证与650 V SiC器件兼容,只需将RG≥5 Ω即可满足-8 kV EFT不失效要求。